第九篇 · 硬件测试与面试题库 / 硬件测试与面试题库

进阶#题库#自测#系统设计#情景题#面试

综合系统设计与情景题

本题库跨电路、元器件、运放、数字、MCU、电源、PCB/EMC、测量调试等全部领域，以系统设计题（从需求→选型→计算→风险）、故障诊断、权衡决策与面试开放题为主。题型分为「系统设计」「故障诊断」「权衡决策」「开放讨论」四组，无标准答案的题目给出推荐思路与关键考点。

一、系统设计

设计一个 0~5V 电压采集模块：传感器输出 0~5V、内阻 10kΩ，MCU ADC 参考 3.3V、12 位。给出完整设计链路与关键计算。

考点：输入量程超 ADC、高阻源、参考电压。

1. 量程匹配：传感器 0~5V > ADC 3.3V，必须分压衰减。取分压比 $3.3/5=0.66$，电阻分压 $R_1/R_2$。但传感器内阻 10kΩ 会参与分压，不能直接电阻分压（负载效应）。
2. 加缓冲：先接电压跟随器（高输入阻抗）隔离，再分压。跟随器选 CMOS 输入（$I_B$ pA 级）、轨到轨。
3. 分压：跟随器输出经 $R_1=33\text{k}$、$R_2=66\text{k}$ 分压，比 $66/(33+66)=0.667$，5V→3.33V。
4. 保护：ADC 输入端加 RC 低通（1k+0.1µF）与钳位二极管（BAT54）防过压。
5. 精度核算：12 位 $1\text{LSB}=3.3/4096\approx 0.8\text{mV}$，分压后 0.8mV×1.5 ≈ 1.2mV，对应输入约 1.8mV。
6. 风险：分压电阻温漂、参考源精度、采样电容建立时间（源阻抗高需加长采样时间）。

设计一个 12V→5V/2A 的电源树，后端还要给 3.3V MCU 供电。给出方案与权衡。

考点：Buck vs LDO、电源树、效率、噪声。

1. 12V→5V/2A：压差大、电流大，用 Buck（效率 ~90%）。选同步 Buck 控制器，400kHz，电感按纹波 30% 选约 10µH。
2. 5V→3.3V MCU：压差 1.7V、电流小（<200mA），用 LDO 即可（发热 $P_d=1.7\times0.2=0.34\text{W}$，可接受），且 LDO 纹波小，利于 ADC。
3. 去耦：Buck 输入输出加大小电容，MCU 每电源脚 0.1µF。
4. 风险：Buck 开关噪声耦合到模拟；3.3V 若 MCU 功耗大需重新算 LDO 温升。
5. 权衡：若 3.3V 负载也大，可直接 12V→3.3V Buck，但模拟噪声大；本方案平衡效率与噪声。

设计一个直流有刷电机驱动：12V、峰值 2A，方向可逆，MCU PWM 控制。给出拓扑与关键器件。

考点：H 桥、续流、PWM、电流采样。

1. 拓扑：H 桥（H-Bridge），4 个 NMOS 或集成 H 桥 IC，实现正反转与刹车。
2. 驱动：高边 NMOS 需自举驱动或选集成栅驱 H 桥（如 DRV88xx）。
3. PWM：一侧 PWM、一侧方向，频率 20~30kHz（可听噪声之上）。
4. 续流：MOS 体二极管续流，或同步整流。
5. 保护：串采样电阻做过流保护，加自恢复保险丝，输出加 TVS 抑制电机反电动势。
6. PCB：大电流回路短粗、地平面、信号与功率分区。

设计一个电池供电温湿度节点：CR2032 供电，要求工作 1 年，周期性采样上报。硬件上如何降功耗？

考点：低功耗设计、占空比。

1. 占空比：大部分时间处于 STANDBY，RTC 每 10min 唤醒采样一次。
2. 电源：选低 Iq LDO，MCU 待机电流 <5µA；传感器选低功耗型号。
3. 功耗预算：CR2032 ≈ 220mAh。平均电流 = 待机 + 唤醒占空比。
4. 上拉/负载：不用的引脚不悬空、关掉不必要上拉，避免静态耗电。
5. 风险：CR2032 内阻大、脉冲能力弱，无线发射（如 BLE）大脉冲需大电容储能；TVS/保护二极管漏电要 pA 级。

二、故障诊断

故障：一块新板 MCU 不工作，测 3.3V 正常、晶振两脚电压约 1.6V。可能原因？

1.6V 在晶振两个脚上是正常的（反相器中点偏置），不代表起振。排查：(1) 用示波器（×10、高带宽）看晶振脚有无振荡波形，万用表测不准高频；(2) 查负载电容是否匹配；(3) 查 MCU 是否处于调试下载模式未退出；(4) 查复位脚是否一直被拉低；(5) 查 BOOT 配置引脚；(6) MCU 焊接不良/电源脚虚焊。晶振不起振常因负载电容错、ESR 不匹配或走线太长。

故障：Buck 输出电压只有输入的一半左右，且电感发烫。可能原因？

1. 反馈分压电阻接错/虚焊，反馈点电压不对导致占空比错误；
2. 电感饱和——电流超过饱和电流后电感量暴跌，电流失控、发烫；
3. 续流二极管短路或开路；
4. 输出电容 ESR 过大；
5. 控制环路振荡。电感发烫优先怀疑饱和：换更大饱和电流的电感。输出半压先查反馈网络。

故障：RS-485 总线通讯距离一长就出错，短距离正常。硬件原因？

1. 总线末端未加 120Ω 终端电阻，长距离反射；
2. A/B 线接反或无偏置电阻（空闲电平不定）；
3. 总线拓扑是星形、分支过长，产生反射；
4. 地电位差大、未加隔离；
5. 速率过高超出距离极限。对策：手拉手总线、末端 120Ω、加 failsafe 偏置、降速、加隔离。

故障：产品 ESD 接触放电 ±4kV 时 MCU 复位，但空气放电正常。原因与对策？

ESD 经接口/缝隙耦合到复位或电源，触发 BOR/看门狗复位。对策：(1) 入口 TVS 就近钳位、地平面完整；(2) 复位脚加 RC 滤波与 TVS；(3) 电源加 π 滤波；(4) 外壳屏蔽/接缝搭接；(5) 软件复位原因记录与自恢复。ESD 问题靠路径引导与滤波，不是单纯软件。

三、权衡决策

权衡：同一降压需求，用 LDO 还是 Buck？给出决策树。

决策：

• 压差小（<1V）、电流小（<300mA）、对噪声敏感（模拟/ADC）→ LDO（纹波小、简单、便宜）。
• 压差大、电流大、电池供电求续航 → Buck（效率高、发热小）。
• 既要高效率又要低噪声 → Buck 后级 LDO（Buck 主功率，LDO 给模拟）。关键算 LDO 功耗是否过热、Buck 成本与 EMI 是否可接受。

权衡：高频时钟用晶振（XTAL）还是 RC 振荡器？

• 精度要求高（通讯、时间基准）→ 晶振（ppm 级）；
• 成本敏感、精度要求低、可软件校准 → 内部 RC（% 级误差）；
• 体积极限 → RC + 软件校准；
• 折中：晶振 + 负载电容匹配。注意晶振占板面积与 BOM 成本，RC 启动快但温漂大。

权衡：选 MOSFET 做低边开关，$R_{DS(on)}$ 与 $Q_g$ 如何权衡？

• 低频大电流：优先低 $R_{DS(on)}$（导通损耗），$Q_g$ 大可接受；
• 高频小电流：$Q_g$ 小、栅驱容易，$R_{DS(on)}$ 稍大也无妨；
• $R_{DS(on)}$ 小的管通常 $Q_g$ 大、芯片贵。总损耗 $P=I^2 R_{DS(on)}+Q_g V_{GS} f_{sw}$，按工作点平衡两者，不能只看 $R_{DS(on)}$。

权衡：PCB 用 4 层还是 2 层？

• 成本敏感、低速、简单 → 2 层（便宜，但地不完整、EMI 差）；
• 有高速信号、ADC、电源、EMC 要求 → 4 层（完整地/电源平面，PI/SI 好）；
• 4 层板单板成本高但减少 EMI 整改迭代，长期更省。工业/医疗/出口认证产品通常直接上 4 层。

四、开放讨论

开放题：作为硬件工程师，从接到需求到产品量产，你的完整工作流是什么？

推荐思路：

1. 需求分析：电气指标、接口、环境、成本、认证；
2. 方案选型：MCU/电源/接口选型，画系统框图与电源树；
3. 原理图设计：按模块分，关键器件核 datasheet；
4. 仿真/验算：LTspice 验证关键电路；
5. PCB Layout：层叠、布局、分区、阻抗、去耦；
6. 投板焊接：首件检查；
7. 调试：静态→动态，电源→时钟→外设；
8. 测试：功能、性能、可靠性、EMC 预测试；
9. 认证与试产：3C/CE/FCC；
10. BOM/文档/版本管理。考点：是否有结构化思维、是否重视可制造性与成本、是否闭环。

开放题：你调试一个"偶发"问题时，如何避免瞎试？

思路：

• 先记录：现象、复现条件、日志、复位原因；
• 形成假设：电源？EMI？温度？软件竞态？
• 隔离变量：一次只改一个条件；
• 测量验证：用仪器看，不靠猜；
• 统计复现：偶发靠长时间老化/环境箱；
• 根因而非症状：改根因，不是掩盖现象。考点：方法论、数据驱动、不急躁。

开放题：为什么说"模拟地和数字地单点连接"在高速板上不一定适用？

思路：

• 低速/混合信号器件：AGND/DGND 内部已连，外部应整合成完整地平面，不要分割，否则跨分割走线增大回路面积；
• 真正需要的是让数字回流不流经模拟敏感区（布局上分开走），而不是物理分割地；
• 完整连续地平面比分割地对 EMC 更好。考点：是否理解返回电流路径、是否人云亦云。

开放题：BOM 成本优化时，硬件工程师应该抓哪几个大头？

思路：

1. 主控与电源 IC：单价高，选型时对比；
2. 通用件替代：电阻电容用 E96 常用值、统一规格减少料号；
3. 减料：不必要的保护、冗余接口；
4. 国产替代：成熟器件国产化降本；
5. 封装与工艺：统一封装降低贴片成本；
6. 量价谈判：批量后议价。考点：成本意识、可制造性、可靠性与成本的平衡。

设计题：用一颗 MCU 通过 NTC 热敏电阻测 −40~125°C 温度，送 ADC。给出电路与量程匹配计算。

考点：分压、偏置、线损、自热。

1. 分压取点：NTC（如 10kΩ@25°C）与固定电阻 $R_{ref}$ 串联接 $V_{ref}$，中点接 ADC。$R_{ref}$ 选在测温区间中心对应阻值附近，使中段斜率最大；例 $R_{ref}=10\text{k}\Omega$。
2. 量程核算：−40°C 时 NTC 阻值大（约 100kΩ），中点电压接近 $V_{ref}$；125°C 时 NTC 约 0.7kΩ，中点接近 0V——两端都应落在 ADC 量程内，必要时调整 $R_{ref}$ 或串偏置电阻。
3. 布线：NTC 引线长时用恒流源/四线制补偿线阻；普通两线制要算引线电阻占比。
4. 自热：分压电流在 NTC 上产生功耗 $I^2 R$，导致自热误差，应减小分压电流（如 10k+10k 接 3.3V，电流 0.165mA，自热可忽略）。
5. 换算：用 $\beta$ 参数公式 $1/T=1/T_0+1/\beta\ln(R/R_0)$ 把电阻换算成温度，查表拟合即可。

开放题：电源完整性、信号完整性、EMC 三者有什么联系？

思路：

• PI 保证电源低阻抗、瞬态供电；SI 保证信号边沿完整；EMC 是前两者做不好的对外表现。
• 地弹（PI）→ 噪声耦合（SI）→ 辐射（EMC）；
• 完整地平面、合理去耦、阻抗匹配同时改善三者。考点：系统观，把分散知识点连成整体。